# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05-315441

(43) Date of publication of application: 26.11.1993

(51) Int. CI.

H01L 21/76 H01L 21/304

(21) Application number : 04-040125

(22) Date of filing:

30. 01. 1992 (72) Inventor: GOCHO TETSUO


(71) Applicant : SONY CORP

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE PROVIDED WITH POLISHING PROCESS

(57) Abstract:

PURPOSE: To obtain a manufacturing means of a semiconductor device wherein flattening can be attained without leaving buried material on every recessed region, and recessed part filling excellent in flatness can be realized.

CONSTITUTION: The manufacturing method of a semiconductor device consists of a forming process of a liquid phase CVD film 6 wherein the liquid phase CVD film is formed after a recessed part filling process, and a polishing process. After a process for forming the liquid phase CVD film 6, the liquid phase CVD film 6 in the region except a wide recessed part 41 to be filled is eliminated, the liquid phase CVD film 61 on the recessed part is left, buried material 5 is eliminated by using the liquid phase CVD film 61 as a mask, and then the polishing process is performed.



LEGAL STATUS

[Date of request for examination]

25. 12. 1998

[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3163719

[Date of registration]

02. 03. 2001

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

http://www1.ipdl.jpo.go.jp/PA1/result/det.../wAAAa00716DA405315441P1.ht 01-10-30

## (19)日本国特許庁 (JP) (12) 公開特許公報(A)

#### (11)特許出願公開番号

## 特開平5-315441

(43)公開日 平成5年(1993)11月26日

(51) Int.Cl.<sup>5</sup>

識別記号 广内整理番号

FΙ

技術表示箇所

H 0 1 L 21/76

L 9169-4M

21/304

3 2 1 S 8728-4M

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

(22)出願日

特願平4-40125

(71)出願人 000002185

平成4年(1992)1月30日

東京都品川区北品川6丁目7番35号

(72)発明者 牛膓 哲雄

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

ソニー株式会社


(74)代理人 弁理士 高月 亨

(54) 【発明の名称】 ポリッシュ工程を備えた半導体装置の製造方法

#### (57) 【要約】

【目的】 どの凹部領域上にも埋め込み材料が残ること なく平坦化を達成でき、平坦性の良好な凹部埋め込みを 実現できる半導体装置の製造手段の提供。

【構成】 ①凹部埋め込み工程の後に液相CVD膜を形 成する液相CVD膜6形成工程を備える、ポリッシュエ 程を含む半導体装置の製造方法。②液相CVD膜6形成 工程後、広い被埋め込み凹部41以外の部分の液相CV D膜6を除去して該凹部上の液相CVD模61を残し、 該液相CVD膜61をマスクとして埋め込み材料5を除 去し、その後ポリッシュ工程を行う半導体装置の製造方 法。



#### 【特許請求の範囲】

【請求項1】複数の凹部が形成された基板上に堆積手段 により凹部埋め込み材料を形成する埋め込み工程と、ポ リッシュにより埋め込み材料を平坦化するポリッシュエ 程とを含む半導体装置の製造方法において、

凹部埋め込み工程の後に液相CVD膜を形成する液相C VD膜形成工程を備えることを特徴とする半導体装置の 製造方法。

【請求項2】液相CVD膜形成工程後、広い被埋め込み み凹部上の液相CVD膜を残し、

該液相CVD膜をマスクとして、広い被埋め込み凹部以 外の部分に残存する埋め込み材料を除去する除去工程を 行い、その後ポリッシュ工程を行うことを特徴とする半 導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ポリッシュ工程を備え た半導体装置の製造方法に関する。本発明は、例えば、 トレンチアイソレーション(溝型素子間分離)の形成 20 結果となる。 や、トレンチキャパシタ、トレンチプラグ形成等の、凹 部埋め込み工程とその後の平坦化ポリッシュ工程とを有 する各種半導体装置の製造方法として利用することがで きる。

#### [0002]

【従来の技術】ポリッシュ技術の適用分野は広く、例え ば半導体装置の製造の際に半導体基板等の基体上に生じ た凹凸を平坦化するためにも利用されるに至っている (例えば、特開昭60-39835号参照)。

【0003】一方、半導体装置の分野ではデバイスの大 30 容量化が進んでいるが、チップ面積をなるべく小さくし て大容量化を図るためには、例えば多層配線技術が必要 である。そして、この多層配線の技術においては、多層 配線の段切れを防止するため、下地の平坦化が重要であ る。下地に凹凸があると、これにより生ずる段差上で、 配線が切れるいわゆる断切れが発生するからである。こ のように半導体装置製造の際に平坦化を要する場合は多 く、かかる平坦化を良好に行うには、初期工程からの平 坦化が重要となる。このため例えば、平坦なトレンチア イソレーション等が考えられている。トレンチアイソレ 40 ーションとは、半導体基板に形成した溝 (トレンチ) に 絶縁材を埋め込んで、素子問分離を行うものである。こ れは微細に形成できるので有利であるが、溝の埋め込み 後は、滯以外の部分に堆積した埋め込み材料から成る凹 部を除去して、平坦化する必要がある。

【0004】この平坦なトレンチアイソレーションを形 成する方法として、図3に示す手法がある。この手法に おいては、まず基板1等の基体に形成した溝41~43 を埋め込み材料 5 により C V D 等の堆積手段で埋め込

41~43以外の部分にも埋め込み材料5が厚く堆積し て、凹部51が生じる。よってこの凹部51をポリッシ ュにより除去して、図3 (B) のように平坦化する。図 中2はポリッシュのストッパ層で、埋め込み材料がSi Oz であれば、例えばこれよりポリッシュ速度の遅いシ リコンナイトライド膜により形成する。

#### [0005]

【発明が解決しようとする問題点】ところがこの技術の 問題点は、図4(A)に示すように広い凹部領域①と狭 凹部以外の部分の液相CVD膜を除去して広い被埋め込 10 い凹部領域②とが形成されている場合、トレンチ41~ 43の埋め込み後、ダイレフトにポリッシュを行うと、 図4 (B) のように、広い三部領域①上の埋め込み材料 5について、その中央部に、除去しきれない埋め込み材 料52 (SiO2等)が残ってしまい、また、狭い凹部 領域②上でも、その中央部に同様な除去しきれない埋め 込み材料 5 2′ が残ってしまって、次工程において例え ばホットリン酸によりストッパ層2である例えばSi; N: 等を除去する際、埋め込み材料52,521である SiOz 等が浮いてしまい、パーティクルの発生を招く

> 【0006】この問題を解決するための対策法として、 例えば I BMでは、1989年の I EDMに次のような 技術を発表している(IEDM89, PP61-6 4)。即ち図5(a)に示されるプロックレジスト31 を埋め込み材料5であるCVD-SiO2の凹部に形成 し、その上にレジストコーティング膜3を形成し、次に エッチパックを行う、これにより図5(b)の構造を得 る。そしてポリッシュにより平坦化を行って、図5 (c) の平坦化構造とする、ところがこの方法では、図 6 (A) に示すようにブロックレジストのパターニング がずれて符号31~に示すような凹部から外れたレジス トが形成されると、レジストコーティング質3′を形成 しても十分な平坦性が得られず、図6 (B) に示すよう に埋め込み材料5が平坦にならず、結果としてポリッシ ュによる平坦化も難しくなる。また、この従来プロセス では、余分なSiOュ除去のためにレジストパターニン グ(プロックレジスト31の形成工程)を行うため、工 程時間がかかっていた。

## [0007]

【発明の目的】本発明は、上述した従来の問題点を解決 して、広い(長い)凹部領域上に埋め込み材料が残るこ となく平坦化を達成でき、よって平坦性の良好な凹部埋 め込みを実現できる半導体装置の製造手段を提供するこ とが目的である。

#### [0008]

【問題点を解決するための手段】本出願の請求項1の発 明は、複数の凹部が形成された基板上に堆積手段により 凹部埋め込み材料を形成する埋め込み工程と、ポリッシ ュにより埋め込み材料を平坦化するポリッシュ工程とを み、図3(A)の構造とする。この構造においては、溝 50 含む半導体装置の製造方法において、凹部埋め込み工程

の後に液相CVD膜を形成する液相CVD膜形成工程を 備えることを特徴とする半導体装置の製造方法であっ て、これにより上記目的を達成するものである。

【0009】本出願の請求項2の発明は、液相CVD膜 形成工程後、広い被埋め込み凹部以外の部分の液相CV D膜を除去して広い被埋め込み凹部上の液相CVD膜を 残し、該液相CVD膜をマスクとして、広い被埋め込み 凹部以外の部分に残存する埋め込み材料を除去する除去 工程を行い、その後ポリッシュ工程を行うことを特徴と 的を達成するものである。

【0010】本発明において、凹部の埋め込みは、エッ チングと堆積とを同時進行的に行う堆積手段によること が好ましい。このような埋め込みは、パイアスECR-CVDに代表されるエッチングと堆積とを同時進行的に 行う堆積手段を用いて、実施できる。

【0011】本発明において、基板や凹部埋め込み材料 は任意であるが、代表的には、基板はシリコン基板であ り、凹部埋め込み材料は、絶縁物ではSiOz、配線材 料では、各種金属等である。

#### [0012]

【作用】本出願の請求項1の発明によれば、液相CVD 膜を形成するので、これは均一かつ良好に成膜される。 特に、除去されるべき埋め込み材料が堆積している以外 の所に形成される凹部に、液相CVD材料は埋め込み特 性良く埋め込まれる。よってこれをマスクにして余分の 埋め込み材料を除去することにより、効果的な平坦化を 達成できる。請求項2の発明はこの利点を利用して、広 い(長い)凹部領域上の除去されるべき埋め込み材料 は、これを液相CVD膜をマスクとした除去工程により 30 容易に除去され、その後のポリッシュ工程ではポリッシ ュ除去すべき部分は小さくなる。よってそのポリッシュ 工程により、容易で良好な平坦化が行える。これによっ て、平坦な埋め込みが達成された半導体装置の製造が可 能となる。また、請求項1,2の発明とも、従来法に比 ベマスク工程をひとつ減らして平坦化を行うことがで き、プロセス時間を大幅に短縮することができる。

#### [0013]

【実施例】以下、本発明の実施例について図面を参照し て説明する。但し当然のことではあるが、本発明は以下 40 の実施例により限定されるものではない。

#### 【0014】 実施例1

この実施例は、本出願の発明を微細化集積化した半導体 装置の形成に適用したものである。特にそのトレンチア イソレーションの形成に適用したものである。

【0015】本実施例においては、トレンチCVD法に より埋め込んだ後、液相CVD法にてSi膜を形成し、 このSi膜をマスクとして余分なSiOzを除去する手 段を採り、これにより長い凹部段差上にSiOzが残る ことなく平坦化したアイソレーションを形成する。

【0016】本実施例においては、堆積手段により、基 板1上の複数の凹部41~43を埋め込む埋め込み工程 により、図1 (b) に示す構造を得、次に、液相CVD 膜6を形成し(図1(c))、広い被埋め込み凹部以外 の部分の液相CVD膜6を除去して広い被埋め込み凹部 41上に液相CVD膜61を残した図1(d)の構造を 得、次いでこの液相CVD膜61をマスクとして、広い 被埋め込み凹部以外の部分に残存する埋め込み材料51 を除去する除去工程を行い、図1(e)に示す構造を する半導体装置の製造方法であって、これにより上記目 *10* 得、その後ポリッシュ工程を行う(図1 (f) (g)) ことによ、除去しきれない埋め込み材料の残存なく、良 好な埋め込み平坦化を達成するものである。

> 【0017】更に具体的には、本実施例は次の(1)~ (8) の工程を経る。

【0018】 (1) 基板1 (ここではシリコン基板) 上 に、熱酸化膜(T-SiOz)から成るパッドSiOz である下層21と、シリコンナイトライド (Si ; N:) 膜である中層22と、ポリSiから成る上層2 3とを形成し、これらの層21~23が形成してある基 20 板1に、トレンチである凹部41~43を形成する。こ れにより図1(a)の構造を得る。

【0019】この時のトレンチ形成用エッチングは、例 えばECRエッチャーを用い、次の条件を実施できる。

マイクロ波:850W

RF (13. 56MHz):150W

使用ガス系: C<sub>2</sub> C<sub>13</sub>F<sub>3</sub> /SF<sub>6</sub> = 65/10scc

磁場: 0. 875mT

圧力: 1. 33Pa

【0020】(2)次に、CVD法により、トレンチ (凹部) の深さと同じになるまで、即ちトレンチ深さと 同じ膜厚のSiOz膜を形成して、埋め込み材料5を層 形成する。これにより図1(b)の構造とする。

【0021】(3) 液相CVD膜6を形成して、図1 (c) の構造を得る。本実施例では液相CVD-Si膜 を形成した。この時のCVD条件としては、例えば、平 行平板プラズマCVD装置を用い、下記条件を採用でき る。なお液相CVDの条件設定については、1991年 春の応用物理学会予稿集632頁の29p-V-10の 記載(申、他)を参考にできる。

使用ガス系: SiH4 = 100 sccm

圧力:67Pa

基板温度:110℃

RF:50W

【0022】(4)被埋め込み凹部以外に堆積した埋め 込み材料5である凹部CVD-SiOz (符号51で示 す)上の液相CVD膜6がなくなるまで、液相CVD-Siのエッチパックを行う。これにより図1 (d) の構 造とする。広いトレンチである凹部41には、液相CV 50 D-Siを残しておく。この残された液相CVD膜を符

号61で示す。この時のエッチパック条件としては、例 えば、ECRエッチャーを用いて、次の条件を用いるこ とができる。

マイクロ波:850

RF (13. 56MHz):100W

使用ガス系: Cz C13F3 /SF6 = 35/35scc

磁場: 0. 875mT

圧力: 1. 33Pa

ッチングするエッチパックを行う。ここでは、(4)で 残った液相CVD膜61がマスクとなる。これにより図 1 (e) の構造を得た。ここではRIEで、例えばマグ ネトロンR[E装置を用い、次の条件でエッチパックを 行った。

使用ガス系: C4 F<sub>8</sub> = 50 s c c m

RF:1200W

圧力:2Pa

【0024】(6)被相CVD-Siのエッチパックを 行う。これにより図1 (f)の構造となった。この時の 20 能を示すことができる。 条件は、(4)と同じでよい。ここでは、Sin Na 層 である中層22がエッチストッパーとして働く。図1 (f) に示すように、マスクとなった液相CVD膜61 の両側に、埋め込み材料5であるSiO2の突起状部5 aが残ることがある。また、狭いトレンチである凹部4 2, 43中に埋め込み材料5bの上面は、ややV字状に 突出している可能性がある。しかしそれ以外の埋め込み 材料5はほぼ除去された状態になっている。

【0025】(7)次に、ポリッシャーによりポリッシ ュを行う。ポリッシャーとしては、図2に示す装置を用 30 いることができる。その時のポリッシュ条件は、ここで は、研磨プレートPの回転数=37rpm、ウェハー保 持試料台64の回転数=17rpm、研磨圧力(図3の 矢印66) = 5. 5×10³ Pa (8PSI)、スラリ ーをスラリー導入管61から225ミリリットル/分で 導入、パッド67の温度を40℃として行った。スラリ ー (図2中、62で模式的に示す)は、シリカとKOH と水の混合液を用いることができる。例えば研磨時に用 いるポリッシュ液(スラリー)として、商品名SC-1 (CABOT CORPORATION製) を使用でき 40 る。その固形成分はシリカ(全重量の30%)である (pH:10.5-10.7、シリカ粒度:25-35

nm、pH調整剤: KOH)。このSC-1を脱イオン 水でI5-20倍に希釈し、希塩酸またはKOH、Na OH溶液を用いてpHコントロールして、使用できる。 凶2中、符号63は研磨プレートPの回転軸、65は、 被研磨基板 10 であるウェハーを支持するウェハー保持 試料台64の回転軸である。

【0026】このとき、被ポリッシュ面の内、ここでポ リッシュされるべき突起形状のSiOz である突冠状部 5 a は、ポリッシュが容易であり、短時間に平坦化が行 【0023】(5) 埋め込み材料5であるSiO2をエ 10 える。よって従来のような長い凹部上に残る除去しきれ ないSiO₂ (図4 (B) の52, 52') は発生しな

> 【0027】(8)次に、ストッパ層2の上層22であ るSi<sub>3</sub> N<sub>4</sub> を例えばKOHにて除去し、下層21であ るpad-SiO<sub>2</sub> をフッ酸にて除去し、図1 (h) の 構造とする。この構造は、キャパシタを構成する凹部4 1~43 (トレンチ) 内の誘導体である埋め込み絶縁材 料が、凹部41~43のトレンチ上面からやや突出した 形で得られるものであり、耐圧状の良好なキャパシタ機

[0028]

【発明の効果】上述の如く、本出願の発明によれば、広 い(長い)凹部領域上にも埋め込み材料が残ることなく 平坦化を達成でき、よって平坦性の良好な埋め込みを達 成できる半導体装置の製造方法を提供することができ る。

【図面の簡単な説明】

【図1】実施例1の工程を順に断面図で示すものであ る.


- 【図2】実施例で用いたポリッシャー装置を示す構成図 である。
  - 【図3】背景技術を示す図である。
  - 【図4】従来技術の問題点を示す図である。
  - 【図5】従来技術の問題点を示す図である。
  - 【図6】従来技術の問題点を示す図である。 【符号の説明】


基板

41~43 凹部 (トレンチ)


5 埋め込み材料

- 5 2 除去しきれない埋め込み材料
- 6 液相CVD膜(液相CVD-Si)
- 6 1 液相CVD膜(マスク)








安施例で用いたポリッシャー装置

















従来技術の問題三







【図5】

従来投げ の問題点、







(b)




## 有景技術






[図6]

## 從平板街4高顯点.





#### 【手統補正書】

【提出日】平成5年5月10日

【手続補正1】

【補正対象書類名】明細書

【補正対象項门名】0004

【補正方法】変更

【補正内容】

【0004】この平坦なトレンチアイソレーションを形成する方法として、図7に示す手法がある。この手法においては、まず基板 1等の基体に形成した溝41~43を埋め込み材料 5 により C V D 等の堆積手段で埋め込み、図7(A)の構造とする。この構造においては、溝41~43以外の部分にも埋め込み材料 5 が厚く堆積して、凹部 5 1 が生じる。よってこの凹部 5 1 をポリッシュにより除去して、図7(B)のように平坦化する。図・中2はポリッシュのストッパ層で、埋め込み材料がSiO2であれば、例えばこれよりポリッシュ速度の遅いシリコンナイトライド膜により形成する。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正内容】

【0016】本実施例においては、堆積手段により、基板1上の複数の凹部41~43を埋め込む埋め込み工程により、図1(b)に示す構造を得、次に、液相CVD膜6を形成し(図1(c))、広い被埋め込み凹部以外の部分の液相CVD膜6を除去して広い被埋め込み凹部41上に液相CVD膜61を残した図1(d)の構造を得、次いでこの液相CVD膜61をマスクとして、広い被埋め込み凹部以外の部分に残存する埋め込み材料51を除去する除去工程を行い、図2(e)に示す構造を得、その後ポリッシュ工程を行う(図2(f)(g))ことによ、除去しきれない埋め込み材料の残存なく、良好な埋め込み平坦化を達成するものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】(6) 液相CVD-Siのエッチバックを行う。これにより図2(f) の構造となった。この時の条件は、(4) と同じでよい。ここでは、Si<sub>3</sub>N<sub>4</sub>層である中層22がエッチストッパーとして働く。図2(f) に示すように、マスクとなった液相CVD膜61の両側に、埋め込み材料5であるSiO<sub>2</sub>の突起状部5aが残ることがある。また、狭いトレンチである凹部42、43中に埋め込み材料5bの上面は、ややV字状に突出している可能性がある。しかしそれ以外の埋め込み材料5はほぼ除去された状態になっている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】(7)次に、ポリッシャーによりポリッシ ュを行う。ポリッシャーとしては、図3に示す装置を用 いることができる。その時のポリッシュ条件は、ここで は、研磨プレートPの巨転数=37rpm、ウェハー保 特試料台64の回転数=17rpm、研磨圧力(図3の 矢印66) = 5.  $5 \times 10^3$  Pa (8PSI)、スラリ ーをスラリー導入管61から225ミリリットル/分で 導入、パッド67の温度を40℃として行った。スラリ 一(図3中、62で模式的に示す)は、シリカとKOH と水の混合液を用いることができる。例えば研磨時に用 いるポリッシュ液 (スラリー) として、商品名SC-1 (CABOT CORPORATION製)を使用でき る。その固形成分はシリカ(全重量の30%)である (pH:10.5-10.7、シリカ粒度:25-35 nm、pH調整剤:KOH)。このSC-1を脱イオン 水で15-20倍に希釈し、希塩酸またはKOH、Na OH溶液を用いてpHコントロールして、使用できる。 図3中、符号63は研磨プレートPの回転軸、65は、 被研磨基気10であるウェハーを支持するウェハー保持 試料台64の回転軸である。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0027

【補正方法】変更

【補正内容】

【0027】 (8) 次に、ストッパ層2の上層22である $Si_3N_4$ を例えばKOHにて除去し、下層21である $pad-SiO_2$ をフッ酸にて除去し、図2(h) の構造とする。この構造は、キャパシタを構成する凹部 $41\sim43$ (トレンチ)内の誘導体である埋め込み絶縁材料が、凹部 $41\sim43$ のトレンチ上面からやや突出した形で得られるものであり、耐圧状の良好なキャパシタ機能を示すことができる。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図1】実施例1の工程を順に断面図で示すものである。

【図2】実施例1の工程を順に断面図で示すものである。

【図3】実施例で用いたポリッシャー装置を示す構成図

### である。

- 【図4】従来技術の問題点を示す図である。
- 【図5】従来技術の問題点を示す図である。
- 【凶6】 従来技術の問題点を示す凶である。
- 【図7】背景技術を示す図である。
- 【符号の説明】

- 1 基板
- 41~43 凹部 (トレンチ)
- 5 埋め込み材料
- 52 除去しきれない埋め込み材料
- 6 液相CVD膜(液相CVD-Si)
- 6 l 液相CVD膜 (マスク)

THIS PAGE BLANK (USPTO)